|
|
|
|
|
System Spec.
|
|
DSP
|
|
Texas Instrument’s
TMSC320C6701 DSP
|
|
166 MHz clock, (166
MIPS, 1.0 GFlops peak)
|
|
32 bits
floating-point architecture/ addressing
|
|
|
|
FPGA : XILINX Virtex
XC2V6000
|
|
|
|
Memory : 16MB SDRAM,
256kB SBSRAM
|
|
|
|
|
|
기존의 시스템 대비 성능 향상 및 오류 수정이 용이한 유연한 형태의 신호처리 칩을 개발한다. 대상 시스템은
삼성전자에서 개발한 디지털 방송 수신부이다. 최종 결과물인 칩 제작(그림1:아래)의 전 단계에서 시스템의 emulation을 수행할 수
있는 설계 환경인 Emulation 보드는, 하드웨어 부분을 위해서 xilinx virtexⅡXCV6000 FPGA로 구현하고, 소프트웨어
부분은 TMS320C6701 VLIW DSP를 사용해 구현한다.
|
|
|
|
연구 개발로 구현될 칩은 알고리즘의 가변성을 위해 DSP
소프트웨어 블록과 하드웨어로 구성되는 사용자 구성 가능한 연산 요소(Processing Element)들의 연결 구조 그리고 인터페이스로
구성된다. 결과물이 가지는 특징은 기존의 시스템에 대한 성능 향상 및 오류 수정이 용이한 유연한 형태의 신호처리 칩이다.
|
|
|
|
[0] DVB-T전체 시스템 HW/SW 통합구현을 위한
보드 개발 및 성능평가 환경 구축.
|
|
[1] SPW™ HDS 모델을 기반으로 C언어 응용 프로그램 reengineering수행 - 동일성능을 확인하기 위하여 SPW™ Custom Coded Block으로
|
|
작성된 응용 프로그램을 구동 => SPW™ HDS의 출력과 비교하여 동일 성능을 보임을 확인
|
|
[2] 작성된 응용 프로그램 및 RTL 모델을 테스트
보드에 업로드 한다. :
|
|
DSP Link/FPGA Link
연결프로그램이 테스트 보드와 호스트 간 연결 및 테스트 보드 제어
|
|
[3] GUI로는 MathWork사의 MatLab
Simulink™를 이용하여 실제
DSP 및 FPGA를 통합 운영하고 성능을 측정한다.
|
|
|
